De nos jours, le marché des microprocesseurs est en plein développement : de nombreux processeurs sont régulièrement mis sur le marché. Chacun possédant ses avantages et ses inconvénients. Si les performances des microprocesseurs semblent se rapprocher, les prix, eux en revanche peuvent être très différents d’un constructeur à l’autre. Comment choisir son processeur ? Sur quelles caractéristiques peut-on se baser ? Quel processeur pour quelle utilisation ?…Ce sont des questions que toutes les personnes désireuses d’investirent dans un ordinateur sont en droit de se poser. Notre exposé n’a pas pour objectif de répondre à toutes ces interrogations, mais de faire découvrir l’univers des microprocesseurs (…et éventuellement d’apporter quelques éléments de réponses), leurs différences, leurs intérêts, etc.
Chacun utilisant son ordinateur pour des tâches plus ou moins différentes et ne possédant pas des mêmes moyens financiers, il nous est impossible de conseiller tel ou tel processeur. Au travers de cet exposé, nous étudierons d’abord comment fonctionne un microprocesseur puis l’évolution qu’il a suivit ; ensuite nous détailleront les caractéristiques des microprocesseurs qui sont actuellement sur le marché (et ceux qui devraient bientôt l’être).
Puis pour finir, nous dévoilerons quelques caractéristiques des microprocesseurs qui devraient sortir d’ici quelques années et les évolutions possibles (RISC..?).
Présentation :
L’unité centrale (UC) ou le processeur est le » cerveau » de l’ordinateur. Son rôle est d’exécuter les programmes stockés en mémoire centrale en chargeant les instructions, en les décodant et en les exécutant l’une après l’autre. L’UC est elle-même composée d’une unité de commande qui charge les instructions et les décode, et d’une unité arithmétique et logique (UAL) qui exécute des opérations comme l’addition, la fonction booléenne ET …
Le processeur comprend également une mémoire très rapide qui lui permet de stocker des résultats temporaires ou des informations de commande.
Cette mémoire est formée de quelques registres, chaque registre ayant une fonction particulière. Le registre le plus important est le compteur ordinal (CO) qui pointe sur la prochaine instruction à exécuter.
On trouve aussi le registre d’instruction (RI) qui contient l’instruction en cours d’exécution.
La plupart des ordinateurs contiennent également d’autres registres qui vont permettre aux programmeurs de langages de niveaux 2 et 3 de stocker des résultats intermédiaires.
L’exécution d’une instruction par le processeur passe par les étapes suivantes :
- chargement de la prochaine instruction à exécuter depuis la mémoire centrale jusque dans le registre instruction ;
- Modification du compteur ordinal pour qu’il pointe sur l’instruction suivantes ;
- Décodage de l’instruction que l’on vient de charger ;
- Localisation de la mémoire des éventuelles données utilisées par l’instruction ;
- Chargement des données, si nécessaire, dans le registre interne du processeur ;
- Exécution de l’instruction ;
- Stockage des résultats à leurs destinations respectives ;
- Retour à l’étape 1 pour exécuter l’instruction suivante ;
Cette suite d’étapes s’appelle couramment cycle de chargement_décodage_exécution , cycle qui est au cœur du fonctionnement de tous les ordinateurs.
L’ensemble de toutes les instructions dont dispose le programmeur à un niveau donné est appelé jeu d’instructions. Le nombre d’instructions d’un jeu est variable suivant les machines et les niveaux. Ce nombre varie généralement de 20 à 300 mais un grand jeu d’instruction n’est pas forcément meilleur qu’un petit.
Il existe ainsi deux types de machines :
-les machines à architecture RISC, c’est-à-dire des machines ayant un jeu d’instructions très réduit.
-les machines à architecture CISC, c’est-à-dire des machines ayant un jeu d’instructions dont la taille des instructions est variable.
Historique :
Intel
En 1976, INTEL commercialisa un nouveau processeur le 8086, premier de la gamme à proposer une UC entièrement 16 bits, contrairement à ses prédécesseurs et à la concurrence. Ce processeur proposant notamment plus de possibilités au niveau des entrées/sorties .Mais très vite il apparut que ce processeur était limité du fait qu’il ne pouvait adresser qu’un Mo de mémoire.
C’est ainsi qu’INTEL décida de produire le 80286 dont le jeu d’instructions de base était à peu près le même que celui du 8086 mais dont la gestion de la mémoire était très différente, et plutôt biscornue, en raison des exigences de comptabilités avec les anciens circuits.
L’étape logique suivante fut le passage à 32 bits, ce qui fut fait avec le 80386, plus ou moins compatible avec les circuits prédécesseurs (jusqu’au 8088), puis vint ensuite le 80486 compatible lui avec le 80386. Ce processeur se démarque de son prédécesseur du fait de la présence d’un coprocesseur virgule flottante, d’un contrôleur mémoire et de 8K d’antémémoire.
De plus ce circuit est deux à quatre fois plus rapide que le 80386 et il est mieux adapté aux systèmes multiprocesseurs.
Motorola
Peu de temps après la sortie du 8086 d’INTEL, MOTOROLA mit sur le marché le 6800, un micro 8 bits qui lui ressemblait beaucoup. Il fut suivi du 6809 qui était compatible avec le 6800 mais qui disposait de caractéristiques propres à faciliter l’arithmétique 16 bits.
Puis en 1979, MOTOROLA commercialisa une UC complètement incompatibles avec ses prédécesseurs, le 68000, afin de marquer une coupure avec le passé pour éviter de reprendre une technologie obsolète.
Le 68000 charge les données en mémoire par tranches de 16 bits (bus de 16 bits), tous les registres vus par le programmeur font 32 bits et ce circuit peut additionner et soustraire (mais pas multiplier et diviser) des nombres de 32 bits en une seule instruction. Le 68000 est donc un hybride d’architecture 16 bits et 32 bits.
Le 68000 pouvait presque gérer une mémoire virtuelle, mais pas tout à fait.
Le 68010, lui pouvait faire cette gestion et était capable d’adresser 16 méga-octets, tandis que le 68012 grâce à une présence plus importante de pattes d’adressages pouvait adresser 2 giga- octets de mémoire.
Le 68020 fut le premier vrai 32 bits de MOTOROLA avec un bus de 32 bits et des instructions de multiplication et de division elles aussi sur 32 bits. Ensuite le 68030 fut commercialisé, il comportait en plus du 68020, une unité complète de gestion mémoire et le 68040 comportait tout comme le 80486 une UC, un coprocesseur virgule flottante, une unité de gestion de mémoire, et une antémémoire.
Le Pentium et la concurrence :
Pentium
Le PENTIUM a été lancé en 1993, il comporte plus de trois millions de transistors, le double de se contenait le 486. Les premiers modèle étaient produits en 0.8µm d’où un problème de surchauffe, ce problème a été résolu avec le Pentium 90 qui lui était produit en technologie 0.6µm.
Le PENTIUM a constitué une première étape dans l’évolution d’INTEL vers l’architecture RISC. Avec plusieurs pipelines, le processeur peut effectuer plusieurs instructions à chaque cycle d’horloge. Ces instructions sont ensuite replacées les unes derrière les autres, de manière à libérer les pipelines. Cela n’a été possible que grâce à une astuce que l’on a appelée « prédiction de branchement » : le PENTIUM est capable de choisir parmi plusieurs résultats celui qui est le bon.
Le PENTIUM possède l’architecture superscalaire qui permet d’exécuter simultanément des opérations entières indépendantes.
Avec le PENTIUM, INTEL a également élargi les pipelines et accru la mémoire.
Le cache interne L1 passe de 8 à 16Ko et le bus I/O passe de 32 à 64 bits.
A l’intérieur du processeur, 2 pipelines de 32 bits (U et V) permettent de maintenir le bus I/O à plein régime.
On a peut être un peu exagéré les qualités de l’unité de calcul flottant du Pentium. Celle du 486 était vraiment insuffisante. Le Pentium a doublé la puissance de la FPU du 486, néanmoins les performances de ces processeurs sont encore très inférieures à celles des processeurs RISC équivalents tels que les PowerPC de Motorola ou les MIPS de SUN.
Pentium Pro
A sa sortie, en 1996, le Pentium Pro, apparaissait comme une monstruosité. Si on prend en
Compte le cache L2, il représente 15.5 millions de transistors (5 fois plus que le premier Pentium).
L’architecture interne du processeur est conçue pour traiter le code 32 bits. Le Pentium Pro est bien une rupture par rapport à ses prédécesseurs car il fait appel à des éléments RISC qui permettent des instructions moins nombreuses, toutes de même taille, qui s’exécutent plus vite et plus efficacement.
En comparaison, les processeurs CISC utilisent des instructions nombreuses et dont la taille n’est pas uniforme. Le Pentium Pro étend à 12 niveaux le pipeline à 5 niveaux du Pentium : ainsi, chaque tâche est divisée en segments plus petits, et donc plus faciles à gérer. L’allongement du pipeline autorise par ailleurs un accroissement de la fréquence ; c’est aussi à se niveau qu’intervient l’approche RISC : le pipeline découpe les instructions x86, qui arrivent au format RISC, avant de les transmettre à l’un des 3 pipelines d’exécution.
Grâce à cela, le Pentium Pro traite les instructions presque aussi vite que le PowerPC (architecture RISC).
Il intègre 256Ko de cache L2 qui tourne à la même fréquence que le processeur et utilise une technologie 0.35µm.
A des fréquences égales le Pentium PRO surclasse les performances du Pentium.
AMD K5
Le K5 arrivait trop tard et proposait trop peu. Son architecture superscalaire améliorée lui confère une puissance supérieure à celle du PENTIUM .Mais la production n’à débuter qu’à la fin de l’année 1996 juste avant la sortie du PENTIUM MMX. Il était constitué de 4.3 millions de transistors et était gravé en 0.35µm.
Le K5 fonctionnait de 75MHz à 116.66MHz.
Le cache L1 du K5 est répartie de la manière suivante : 16Ko pour les données et 8Ko pour les instructions. Il utilise un bus de 32 bits. Contrairement au 6×86 le K5 utilise un cache L2 différencié, avec une plus grosse partie pour les données.
Dans ces premières versions le K5 égale le Pentium. Après quelques modifications dans le cœur du microprocesseur, un K5 90MHz équivalait à un PENTIUM 120MHz.
Aujourd’hui :
Pentium MMX
En janvier 1997 INTEL sortie une version améliorée de son Pentium, le Pentium MMX. Basé sur la même architecture que son prédécesseur, il fut lancé à des fréquences de 166MHz pour atteindre ensuite 233MHZ (et même 266MHZ pour les portables). Il possédait 5.5 millions de transistors et intégrait les instructions MMX. Il possède un cache de premier niveau de 32Ko et le cache de second niveau est quant à lui contenu sur la carte mère de type socket7.
Ce processeur utilise une technologie 0.35µm (0.25µm pour les ordinateurs portables).
La fréquence du bus est de 66MHz.
Pentium II
Puis en Mai 1997 INTEL lança le Pentium II et son Slot1. Ce processeur reprend le meilleur du PENTIUM PRO (multitraitement et traitement spéculatif) et le meilleur du PENTIUM MMX (jeu d’instruction, cache L1 augmenté et meilleur conception).
Basé sur une technologie 0.35µm pour les versions 233 à 300MHz puis 0.25µm pour les versions suivantes, il possède un bus de 66MHZ pour les versions inférieures ou égales à 333MHz et de 100MHz pour les versions plus performantes.
Ce processeur est constitué de 7.5 millions de transistors.
Il possède un cache de premier niveau de 32Ko (16 pour les instructions et 16 pour les données) , contrairement aux processeurs de ses concurrent (K6-2 ou MII ) le cache de second niveau est quant à lui sur le processeur (il est de 512Ko mais sa fréquence ne fonctionne qu’à la moitié de la fréquence du processeur).
Céléron
INTEL a mis au point un PENTIUM II bon marché, le Céléron afin de contrer la concurrence d’AMD et CYRIX dans le domaine des ordinateurs de moins de 5000Frs. Les premières versions du Celeron étaient dépourvu de cache L2 mais cette absence de cache L2 a eu pour conséquence qu’à fréquences égales, la concurrence obtenait de meilleurs résultats avec ses processeurs. Ainsi afin d’améliorer les résultats des processeurs Celeron, INTEL lança une version améliorée du Celeron, le CeleronA qui lui intégrait un cache L2 de 128Ko mais qui contrairement au PII fonctionnait à la même fréquence que le processeur.
Ainsi grâce à cela, le CeleronA obtenait des performances quasiment équivalentes au PII à fréquences égales mais pour un prix bien d’achat bien plus réduit.
Xéon
INTEL commercialisa aussi un autre processeur, le Xéon, basé sur la même architecture que le PII.
Ce processeur n’apporte rien de bien nouveau par rapport au PII sauf qu’il est équipé d’un cache L2 plus performant que celui du PII. Ce cache L2 à une capacité comprise entre 512Ko et 2Mo et fonctionne à la même fréquence que le processeur. Ce processeur n’est d’aucune utilité pour la bureautique mais donne toute sa mesure pour les serveurs qui manipulent d’énormes quantités de données.
AMD K6
Le processeur K6 a été lancé par AMD en Avril 1997. Il utilisait dans un premier temps une technologie à 0.35 µm puis est passé ensuite à une technologie 0.25µm (Mars-Avril 1998) permettant de résoudre de nombreux problèmes de chaleur.
Ce processeur avait comme principal avantage un prix très attractif comparés à son homologue d’INTEL, le Pentium MMX.
Ses autres atouts étaient qu’ils avaient une quantité de cache intégré (64Ko) relativement importante pour l’époque ainsi qu’un bon comportement dans le calcul des entiers.
En contre partie, sa FPU (calcul en virgule flottante) était trop faible pour faire face à la concurrence des processeurs de chez INTEL surtout avec la sortie du Pentium II.
AMD K6-2 (ou K6-3D)
Pour remédier aux performances moyennes du K6 en terme de calcul flottant, AMD décida de concevoir un nouveau processeur le K6-2 (ou K6-3D) qui reprenait l’architecture de base de son prédécesseur en y apportant quelques modifications :
– un bus à 100MHz
– les nouvelles fonctionnalités des cartes mères super7 (AGP entre autre)
– les instructions 3D-NOW
Ce processeur possède 9.3 millions de transistors.
Le passage d’un bus de 66MHz à 100MHz a apporté un gain non négligeable en ce qui concerne les échanges processeur mémoire, ainsi on remarque qu’un même processeur le K6 300 a de meilleures performances lorsque celui-ci fonctionne avec un bus de 100 MHz qu’avec un bus de 66 MHz.
Ceci permet au K6 de se rapprocher du pentium II qui lui à sa mémoire cache qui tourne seulement à la moitié de la fréquence du processeur.
Les instructions 3D-NOW ont été rajoutées afin d’améliorer les performances en FPU du processeur. Ce nouveau jeu d’instructions (21 au total, 19 pour la FPU et 2 pour les performances globales) permet au nouveau processeur d’effectuer jusqu’à 4 opérations FPU par cycle lorsqu’on utilise un logiciel optimisé pour ce nouveau jeu d’instructions.
Ainsi par ces nouvelles modifications AMD a pu combler son retard dans le domaine des calculs en virgules flottantes et a vu ses performances se rapprocher des performances d’un PII à fréquences égales.
Cyrix 6×86 (M1)
Le processeur 6×86 (M1) possède tout comme le K6 d’AMD le jeu d’instructions x86, il est lui aussi basé sur une technologie 0.35µm. Tout comme le K6, il avait comme principal atout un prix très faible. Il possède un bus de données de 64 bits ainsi que la technologie superscalaire (capable de décoder 2 instructions par cycle et d’en exécuter 3 en parallèle). Il intègre 2 unités de calcul entier, une unité de load/store (charger/mémoriser) et une unité de calcul en virgule flottante. Le M1 possède deux pipelines :
– Le premier pipeline permet l’exécution de branchements, calcul flottant, instructions exclusives (instructions spéciales qui bloquent le second pipeline).
– Le deuxième pipeline permet l’exécution de multiplication/division, les opérations sur les chaînes de caractères, les chargements de segment de mémoire protégée les accès aux entrées/sorties et les commutations de contexte.
Contrairement à ses concurrents CYRIX fut le seul à utiliser des fréquences de bus tel que le 75MHz ou 83MHz permettant d’optimiser le cache ainsi que la mémoire vive. De plus sur les systèmes asynchrones le bus PCI passé de 33MHz à 37.5MHz voire 41.5MHz améliorant ainsi les performances, mais il se posait alors des problèmes de comptabilité (disque dur ou carte additive ne supportant pas cette fréquence) ainsi une machine à base de CYRIX P200+ obtenait souvent de meilleur performances vidéo, disque dur et mémoire vive qu’une machine basée sur un K6 200 mais ce n’était pas vraiment du au processeur en lui-même.
Cyrix M2
Ensuite CYRIX sortie un nouveau processeur le M2 en Avril 1998, il est basé sur la même architecture que le M1 mais des modifications ont été apportées.
Ce processeur possède un cache de premier niveau de 64Ko, il est fabriqué à partir d’une technologie 0.25µm et possède les instructions MMX. Le cache de second niveau est quant à lui contenu sur la carte mère et fonctionne à la fréquence du BUS. Ce processeur possède 6.5 millions de transistors et il fonctionne sur les cartes mères de type Socket7.
Mais le gros problème de l’architecture 6×86 et donc des processeurs CYRIX MX et M2 , est l’unité de calcul en virgule flottante qui a des performances très en dessous des performances d’un PENTIUM II ou d’un K6-2 à des fréquences équivalentes. Cela est du au fait que certaines instructions importantes comme FADD (addition) ou MMUL (multiplication) nécessitent au moins 4 cycles processeurs 6×86 contre 1 cycle sur PII.
IDT WinChip C6
Fabricant de circuits intégrés, IDT a crée une filiale pour les microprocesseurs en 1995 (Centaur) .A l’époque, la supériorité d’INTEL était tellement écrasante que personne ne croyait qu’un nouveau fabricant pouvait entrer sur le marché. Pourtant le processeur WinChip C6 a réussi à pénétrer le marché des PC de moins de 5000Frs.
Ce processeur concurrence le Pentium MMX. Ses atouts sont une matrice de taille réduite (la moitié de celle du Pentium MMX ) et un échauffement maitrisé .Il peut atteindre 400MHz mais avec un voltage relativement élevé (3.52V). L’architecture du C6 est moins sophistiqué que, celle d’un K6 ou d’un 6×86 : seulement un seul pipeline d’exécution et un cache de niveau 1 (L1) assez important (32Ko).
Il est composé de 5.4 millions de transistors et est gravé en 0.35µm. Son cache L1 est de 64Ko (32Ko pour les données, 32Ko pour les instructions).
Ses performances au niveau du calcul des entiers sont satisfaisants sous Windows 95 mais décevant sous windows NT. Mais le principal point faible du C6 reste le calcul en virgules flottantes qui reste très nettement inférieure à celle d’un processeur INTEL.
Le WinChip 2+ améliore la FPU pour que les performances soient comparables à celle d’un
Pentium MMXIl et le Winchip 2 3D doit prendre en compte les instructions 3D-NOW.Il seront gravé en 0.35 puis 0.25µm.
Bientôt
Rise MP6
Devrait arriver aussi sur le marché des microprocesseurs un nouveau concurrent Rise qui devrait sortir un processeur basé sur l’architecture x86.Ce processeur devrait sortir au début à des fréquences de 200MHz.Rise annonce qu’un MP- à 200MHz devrait avoir des performances équivalentes à un Pentium 266.
Il sera de type Superscalaire et superpipeline .rise annonce que ce processeur sera le premier processeur x86 optimisé de sixième génération.
Ce processeur pourra exécuter grâce à son triple pipeline 3 calculs entiers par cycle ou 3 calculs FPU par cycle de processeur (le pipeline FPU étant la chasse gardée d’INTEL).
Ce processeur fonctionnera sur carte mère Socket7 ou Super7 et sur socket 387.
AMD K6-3
Chez AMD, un nouveau processeur devrait voir le jour d’ici la fin du premier trimestre 1999, le K6-3. Ce processeur devrait être assez semblable à son prédécesseur le K6-2 à une différence de taille près en effet ce processeur intégrera à la même fréquence que lui 256Ko de cache L2, ainsi ce processeur se rapprochera du Pentium Pro.
Ce processeur sera gravé en 0.25microns, il comportera 21.3 millions de transistors, il sera constitué de trois niveau de cache :
– cache L1 de 64Ko (classique)
– cache L2 de 256Ko intégrer au processeur donc fonctionnant à la même vitesse que le processeur.
– Cache L3 fonctionnant à la même fréquence que la carte mère c’est-à-dire 100MHZ pour les cartes mères Super7.
– Ce processeur inclura tout comme son prédécesseur les instructions 3D-NOW.
Les fréquences de ce processeur à la sortie se situeront entre 400 et 450MHz pour ensuite évoluer.
INTEL Katmaï
INTEL devrait sortir lui aussi son nouveau processeur (Katmaï) lors du premier trimestre 1999, ce processeur sortira au début à des fréquences de 450MHz. Il intégrera normalement 64Ko de cache L1 et 512Ko de cache de second niveau mais qui comparativement à son concurrent direct le K6-3 ne fonctionnera qu’à une fréquence égale à la moitié de la fréquence du processeur. Ce nouveau processeur devrait se démarquer de ses prédécesseurs (PentiumII et Xéon) du fait de l’apparition d’un nouveau jeu d’instruction (KNI pour Katmaï New Instruction), qui inclut en plus des instructions MMX, 72 nouvelles instructions destinés à améliorés les performances 3D du processeur.
Cyrix Cayenne
Le prochain processeur de la marque CYRIX devrait normalement s’appeler le Cayenne (MXi)
Il devrait normalement concurrencé directement les PII.
Il supportera un bus de 100MHz et contiendra les instructions 3D-NOW.
Il sera constitué de :
– Une double unité de calcul MMX
– Double pipeline pour la FPU (1 pour l’addition ,1 pour la multiplication)
– De nouvelles instructions optimisées pour la lecture du MPEG-2, pour le son 3D…
– Un cache L1 de 64Ko
– Une fréquence de sortie : PR 300.
Demain :
Cyrix M3
Le projet Jalapeno constitue le nouveau cœur de CYRIX avec une FPU très améliorée .Le processeur qui devrait bénéficier de ce nouveau cœur sera le M3.
La FPU sera de bien meilleure qualité que les 6×86 afin d’offrir de biens meilleures performances (4 instructions par cycle d’horloge ,certaines instructions seront exécuter 5 fois plus vite que sur un PII) ainsi que les instructions MMX (qui seront exécutées plus rapidement car actuellement plusieurs instructions MMX du 6x86MX ou MII s’exécute 3 fois plus vite mais l’unité MMX de CYRIX reste en retrait par rapport à INTEL).
La nouvelle gamme de CYRIX, les M3 devraient être gravés dans un premier temps en 0.25µm puis ensuite en 0.18µm et posséderont 64Ko de cache L1.
Ses nouveaux processeurs intégreront soit la technologie 3D-NOW (64 bits) ou les instructions KNI d’INTEL (128 bits).
AMD K7
AMD a décidé pour la sortie de sa future bombe le K7 de changer d’architecture. Ainsi ce nouveau microprocesseur utilisera le bus CPU EV6 mis au point par Digital pour ses processeurs ALPHA, tout en utilisant la structure mécanique du Slot1 d’INTEL.
Ce bus donne accès à des bandes passantes énormes grâce à une fréquence de 200MHz.
Une des conséquences de cette vitesse sera la nécessité d’utiliser un nouveau type de mémoire vive (Direct RDRAM ou DDR SDRAM).
Le K7 sera produit en technologie 0.25µm et sera propulsé à des fréquences de 500 MHz et plus.
L’unité de calcul d’entiers est composée de trois unités d’exécutions parallèles alimentées par un scheduler pouvant contenir 15 Macro-opérations (instructions x86 complexes composées de 1 ou 2 micro-opérations.
L’unité de calcul de nombres réels a toujours été le point faible des concurrents d’INTEL. Elle sera composée de 3 pipelines parallèles qui serviront pour le calcul de flottants et pour le multimédia (MMX et 3D-NOW).
Le K7 sera constitué de :
– 128Ko de mémoire cache de niveau 1 (64Ko pour les données ,64Ko pour les instructions).
– Le cache de second niveau sera cette fois intégré au boîtier du processeur et sera constitué au minimum de 512Ko et au maximum de 8Mo.
De plus, grâce à un accord avec Motorola, AMD va pouvoir utiliser la technologie du Cuivre en lieu et place de l’aluminium pour les interconnexions dans les CPU. Le cuivre offre une conductivité accrue et il résiste mieux aux variations de température que l’aluminium.
Ce processeur devrait être disponible vers le milieu de l’année 1999.
INTEL
Le coppermine
Ce processeur devrait être une version amélioré du Katmaï mais la gravure sera cette fois de 0.18µm. Ce processeur utilisera toujours l’architecture IA32(ou x86) et pourra s’utiliser sur socket 370 et sur slot 1.Il devrait avoir normalement un cache L2 de 256Ko.
Le Willamette
Ce processeur est un processeur du type P6 amélioré, grâce notamment à l’ajout de nouvelles unités CPU/FPU, de pipelines plus longs et de 1Mo de cache.
Ce processeur sera disponible fin 1999 en 0.18µm puis en 0.13µm en 2001.
Le Merced
Parallèlement au Willamette, INTEL devrait sortir le Merced, premier processeur basé sur l’architecture IA64. Ce nouveau processeur entièrement 64 bits sera basé sur une nouvelle architecture, l’EPIC. L’EPIC est basé en grande partie sur le traitement parallèle des données. Mais contrairement à ce qui se passe actuellement, c’est le compilateur qui optimisera le code afin de tirer du traitement parallèle.
Ce processeur disposera d’un grand nombre de registres 128 pour les entiers, 128 pour les réels et sera disponible dès le début en 0.18µm. Il sera cadencé à 800MHz ou 1GHz lors de sa sortie mi-2000. IL devrait inclure 3 ou 4 unités de calcul en virgule flottante, ce qui lui permettra d’exécuter 6 à 8 instructions FPU en un seul cycle.
Il utilisera un nouveau type de connecteur le SlotM qui utilise un bus de 128 bits cadencé à 20MHz mais on parle d’un prix très élevé (1500 à 2000$).
Le McKinley
Ce processeur sera une version améliorée de l’IA64 (produit en collaboration avec HP) il sera disponible en 0.13µm et utilisera la technologie du cuivre tout comme le K7 de AMD.
Il est prévu pour le second trimestre 2001.
RISC ou CISC :
L’enjeu de ce débat a longtemps été de déterminé quelle est la meilleure architecture pour les processeurs. Les instructions accélèrent certains traitements. Mais plus le jeu d’instructions est complet, plus il faut prévoir de transistors complémentaires et de microcodes pour les exécuter. Cela ralentit les processeurs.
Le jeu d’instructions x86 est de type CISC, INTEL a fait ce choix parce qu’à l’époque, pour s’affranchir de la limite des 8MHz, il donnait à ses processeurs la possibilité d’effectuer un plus grand nombre d’opérations à chaque cycle d’horloge. Mais ce choix s’est avéré pesant à mesure que la vitesse des processeurs augmentait .Pour les fréquences les plus importantes, la complexité des circuits et du microcode de l’architecture CISC devenait franchement encombrante par rapport à la simplicité de l’architecture RISC des processeurs PowerPC.
Mais INTEL ne pouvait pas revenir sur son choix sans remettre en question la compatibilité avec des logiciels largement diffusés. Une telle décision aurait précipité les programmeurs vers l’architecture de Macintosh (680×0 et PowerPC), INTEL a du travailler dur avant d’introduire finalement les caractéristiques RISC dans ses processeurs : c’est l’architecture P6 du Pentium Pro et du Pentium II.
Aujourd’hui, les architectures CISC ne trouvent plus beaucoup de défenseurs, INTEL s’est converti à l’architecture RISC et les autres constructeurs (AMD, Cyrix, etc) aussi.
Les microprocesseurs classiques utilisés sur les PC font partie de la famille des CISC, c’est-à-dire que leur jeu d’instruction est étendu et intègre dans le Silicium le traitement de la plupart des instructions.
A côté de cette architecture » traditionnelle » est apparu depuis une dizaine d’années une technologie dite RISC qui ;à l’inverse ,propose un jeu d’instructions très réduit et limité aux instructions les plus fréquemment » demandées » .On a en effet déterminé que 80% des traitements font appel à uniquement 20% des instructions que possède le processeur.
Du fait de son très petit jeu d’instructions un processeur RISC n’occupe que 5 à 10 % de la surface d’un circuit contre plus de 50% pour un processeur CISC. La place ainsi gagnée permet alors d’intégrer sur une même puce des caches mémoire , des registres…De tels processeurs RISC R/4000 de Mips, Supersparc de SUN , Rios d’IBM , PowerPC d’IBM et Motorola … sont en train de se développer rapidement et offrent des puissances de traitement de plus en plus important.
Caractéristique du processeur Alpha 21064-AA200.
Ce processeur possède :
– 1.68 millions de transistors
– Adressage mémoire virtuelle sur 64 bits
– Sélection de la vitesse et la largeur du bus de données sur 64 ou 128 bits
– 64 registres
– Une unité de calcul en virgule flottante intégrée
– Une mémoire cache de 8Ko pour les données et de 8Ko pour les instructions
– Utilisation de pipelines à 7 niveaux pour les instructions mémoires et les opérations sur les entiers et à 10 niveaux pour les opérations en virgule flottante.
– Mesure de performances intégrée à la puce,
– Fréquence d’horloge de 200MHz….
Comparé aux processeurs CISC de la même période on remarque que les caractéristiques de ce processeur sont très nettement supérieures à celle d’un CISC.